#6

日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年 6月27日

出願番号

Application Number:


特願2000-193523

出 願 人 Applicant(s):

株式会社半導体エネルギー研究所

2001年 4月27日

特 許 庁 長 官 Commissioner, Japan Patent Office 及川耕



【書類名】

特許願

【整理番号】

P005023

【提出日】

平成12年 6月27日

【あて先】

特許庁長官 近藤 隆彦 殿

【国際特許分類】

H01L 21/00

【発明者】

【住所又は居所】

神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】

山崎 舜平

【発明者】

【住所又は居所】 神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】

三津木 亨

【発明者】

【住所又は居所】

神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】

笠原 健司

【発明者】

【住所又は居所】

神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】

浅見 勇臣

【発明者】

【住所又は居所】 神芸

神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】

高野 圭恵

【発明者】

【住所又は居所】

神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】

志知 武司

特2000-193523

【発明者】

【住所又は居所】 神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】

小久保 千穂

【特許出願人】

【識別番号】

000153878

【氏名又は名称】

株式会社半導体エネルギー研究所

2

【代表者】

山崎 舜平

【手数料の表示】

【予納台帳番号】

002543

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

要

【物件名】

要約書 1

【プルーフの要否】

出証特2001-3036273

【書類名】明細書

【発明の名称】 半導体装置およびその作製方法

【特許請求の範囲】

【請求項1】

絶縁表面上に半導体層を有する半導体装置であって、

前記半導体層は、ゲルマニウムを含む第1の結晶質半導体層と、

前記第1の結晶質半導体層に接する第2の結晶質半導体層とを有することを特徴 とする半導体装置。

【請求項2】

請求項2において、前記第1の結晶質半導体層は、、ゲルマニウムを含むこと を特徴とする半導体装置。

【請求項3】

請求項1または請求項2において、前記第2の結晶質半導体層は、シリコンを主成分とすることを特徴とする半導体装置。

【請求項4】

請求項1乃至3のいずれか一において、前記第1の結晶質半導体層および前記 第2の結晶質半導体層は、レーザー光により結晶化されたことを特徴とする半導 体装置。

【請求項5】

請求項1乃至4のいずれか一項において、前記半導体装置は携帯電話、ビデオカメラ、携帯型情報端末、テレビ受像器、電子書籍、パーソナルコンピュータ、DVDプレーヤー、デジタルスチルカメラから選ばれた一つであることを特徴とする半導体装置。

【請求項6】

絶縁表面上にゲルマニウムを含む第1の非晶質半導体膜を形成する第1の工程 と、

前記第1の非晶質半導体膜上に接する第2の非晶質半導体膜を形成する第2の 工程と、

前記第1の非晶質半導体膜及び前記第2の非晶質半導体膜にレーザー光を照射

して結晶化させる第3の工程と、

を有することを特徴とする半導体装置の作製方法。

【請求項7】

絶縁表面上の電極を覆う絶縁膜を形成する第1の工程と、

前記絶縁膜上にゲルマニウムを含む第1の非晶質半導体膜を形成する第2の工程と、

前記第1の非晶質半導体膜上に接する第2の非晶質半導体膜を形成する第3の 工程と、

前記第1の非晶質半導体膜及び前記第2の非晶質半導体膜にレーザー光を照射 して結晶化させる第4の工程と、

を有することを特徴とする半導体装置の作製方法。

【請求項8】

請求項6または請求項7において、前記第1の非晶質半導体膜は、ゲルマニウムを含むことを特徴とする半導体装置の作製方法。

【請求項9】

請求項6乃至8のいずれか一において、前記第2の非晶質半導体膜は、シリコン を主成分とすることを特徴とする半導体装置の作製方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本願発明は薄膜トランジスタ(以下、TFTという)で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。

[0002]

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能 しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体 装置である。

[0003]

【従来の技術】

近年、厚さ数nmから数百nm程度の結晶構造を有する半導体膜(以下、結晶質半導体膜という)を用いて、薄膜トランジスタ(以下、TFTという)を作製する技術が開発されている。TFTは液晶表示装置に用いるスイッチング素子として実用化が進み、近年においてはガラス基板上に半導体集積回路を形成することも可能になっている。

[0004]

TFTに用いる結晶質半導体膜の材料は、主としてシリコンが用いられている。結晶構造を有するシリコン膜(以下、結晶質シリコン膜という)は、プラズマCVD法や減圧CVD法により、ガラスまたは石英などの基板上に堆積した非晶質シリコン膜を、加熱処理、或いはレーザー光の照射(以下、本明細書中においてレーザー処理という)により結晶化したものが利用されてきた。

[0005]

例えば、加熱処理による場合には、非晶質シリコン膜を結晶化させるために6 00℃以上の温度で10時間以上の加熱処理が必要とされている。この処理温度 と処理時間は、TFTの生産性を考慮すると必ずしも適切な方法とは考えられて いない。TFTを用いた応用製品として液晶表示装置を考慮すると、基板の大面 積化に対応するために大型の熱処理炉が必要となり、生産工程における消費エネ ルギーが増大するばかりか、広い面積に渡って一様な結晶を得ることが困難とな る。

[0006]

また、従来の技術により作製された結晶質シリコン膜を用いたTFTは、単結晶シリコン基板を用いたMOSトランジスタの特性と比べ、依然劣っていた。ガラスや石英などの異種材料上に厚さ数 n mから数百 n m程度の半導体膜を結晶化させたとしても、複数の結晶粒が集合して成る多結晶構造しか得ることが出来ず、結晶粒中及び結晶粒界に多数存在する欠陥によりキャリアがトラップされ、TFTの性能を拘束する要因となっていた。

[0007]

【発明が解決しようとする課題】

上記従来の方法で作製される結晶質シリコン膜は、結晶化の際、基板や下地絶縁膜の影響を受けるため、複数の結晶粒が析出し、{111} に配向する傾向があるものの、その面方位に配向する割合は低かった。

[0008]

本発明はこのような問題点を解決する手段を提供することを目的とし、非晶質 半導体膜を結晶化して得られる結晶質半導体膜の特性を高め、そのような結晶質 半導体膜を活性層に用いたTFTを提供することを目的とする。

[0009]

【課題を解決するための手段】

本明細書で開示する発明の構成は、

絶縁表面上に半導体層を有する半導体装置であって、

前記半導体層は、ゲルマニウムを含む第1の結晶質半導体層15と、

前記第1の結晶質半導体層に接する第2の結晶質半導体層16とを有することを 特徴とする半導体装置である。

[0010]

また、上記構成において、前記第1の結晶質半導体層15は、ゲルマニウムを含むことを特徴としている。また、上記構成において、前記第2の結晶質半導体層16は、シリコンを主成分とすることを特徴としている。また、結晶質半導体層15、16中に含まれる窒素及び炭素の濃度は $5 \times 10^{18}/\mathrm{cm}^3$ 未満、酸素の濃度は $1 \times 10^{19}/\mathrm{cm}^3$ 未満である。

[0011]

また、上記構成において、前記第1の結晶質半導体層15および前記第2の結晶質半導体層16は、レーザー光により結晶化されたことを特徴としている。

[0012]

また、上記構造を実現するための発明の構成は、図1に示すように、

絶縁表面上にゲルマニウムを含む第1の非晶質半導体膜11を形成する第1の 工程と、

前記第1の非晶質半導体膜11上に接する第2の非晶質半導体膜12を形成する第2の工程と、

前記第1の非晶質半導体膜及11び前記第2の非晶質半導体膜12にレーザー 光を照射して結晶化させる第3の工程と、

を有することを特徴とする半導体装置の作製方法である。

[0013]

また、他の発明の構成は、図6に示すように、

絶縁表面上の電極 (ゲート電極 4 0 1、 4 0 2) を覆う絶縁膜 4 0 3 a、 4 0 3 bを形成する第1の工程と、

前記絶縁膜上にゲルマニウムを含む第1の非晶質半導体膜を形成する第2の工程と、

前記第1の非晶質半導体膜上に接する第2の非晶質半導体膜を形成する第3の 工程と、

前記第1の非晶質半導体膜及び前記第2の非晶質半導体膜にレーザー光を照射 して結晶化させる第4の工程と、

を有することを特徴とする半導体装置の作製方法である。

[0014]

また、上記構成において、前記第1の非晶質半導体膜は、ゲルマニウムを含むことを特徴としている。また、上記構成において、前記第2の非晶質半導体膜は、シリコンを主成分とすることを特徴としている。また、非晶質半導体膜11、12中に含まれる窒素及び炭素の濃度は $5\times10^{18}/\mathrm{cm}^3$ 未満、酸素の濃度は $1\times10^{19}/\mathrm{cm}^3$ 未満である。

[0015]

【発明の実施の形態】

本願発明の実施形態について、以下に説明する。

[0016]

まず、絶縁表面を有する基板10上に、シリコンを主成分としゲルマニウムを含む第1の非晶質半導体膜(ゲルマニウムを含むシリコン膜とも呼ぶ)11と、シリコンを主成分とする第2の非晶質半導体膜(シリコン膜とも呼ぶ)12を積層形成する。(図1(A))

[0017]

絶縁表面を有する基板10としては、アルミナホウケイ酸ガラスやバリウムホウケイ酸ガラスなどで代表されるガラス基板や石英基板やサファイア基板を用いることができる。あるいはシリコン、ゲルマニウム、ガリウム・砒素などの半導体基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。

[0018]

第1の非晶質半導体膜11の材料に限定はないが、 $Si_{\chi}Ge_{1-\chi}$ ($0<\chi<1$)、好ましくは、シリコンを主成分としゲルマニウムを0. 1 原子% \sim 1 0 原子%未満、さらに好ましくは $1\sim5$ 原子%の範囲で含有している非晶質半導体膜(ゲルマニウムを含む非晶質シリコン膜)を用いる。また、非晶質半導体中に含まれる窒素及び炭素の濃度は $5\times10^{18}/c$ m 3 未満、酸素の濃度は $1\times10^{19}/c$ m 3 未満とすることが好ましく、後に行われる非晶質半導体膜の結晶化の過程において、作製される結晶質半導体膜の電気的特性に悪影響が出ないようにする

[0019]

第1の非晶質半導体膜11の成膜方法は、特に限定されず、プラズマCVD法や減圧CVD法で形成してもよいし、ゲルマニウムを含むシリコンからなるターゲットを用いたスパッタ法で形成してもよいし、プラズマCVD法や減圧CVD法やスパッタ法で得られたシリコン膜にゲルマニウムをイオン注入して形成してもよい。

[0020]

プラズマCVD法を用いる場合には、 SiH_4 と GeH_4 とから成る反応ガス、或いは、 SiH_4 と H_2 で希釈した GeH_4 成る反応ガスを加えて反応室に導入し、 $1\sim200$ MHzの高周波放電により分解し基板上に第1の非晶質半導体膜を堆積させる。反応ガスは、 SiH_4 の代わりに Si_2H_6 または SiF_4 を、 GeH_4 の代わりに GeF_4 を採用しても良い。減圧CVD法を用いる場合にも同様な反応ガスを適用することが可能であり、好ましくはHeで反応ガスを希釈して、 $400\sim500$ Cの温度で基板上に第1の非晶質半導体膜を堆積する。なお、第1

の非晶質半導体膜11中におけるゲルマニウムの含有量は、反応ガスの混合比により適宜調節することができる。

[0021]

図17は第1の非晶質半導体膜及び第2の非晶質半導体膜を形成するために用 いるプラズマCVD装置の構成の一例を説明する図である。プラズマCVD装置 は反応室1001に高周波電源1005が接続する陰極(カソード)1002、 陽極(アノード)1003が設けられた平行平板型である。陰極1002はシャ ワー板となっていて、ガス供給手段1006からの反応ガスは、このシャワー板 を通して反応室中に供給される。陽極1003にはシーズヒーターなどによる加 熱手段が設けられ、基板1015が設置されている。ガス供給系の詳細は割愛す るが、 SiH_4 や GeH_4 などが充填されたシリンダー1014、ガスの流量を制 御するマスフローコントローラー1012、ストップバルブ1013などから構 成されている。排気手段1007は、ゲートバルブ1008、自動圧力制御弁1 009、ターボ分子ポンプ(または複合分子ポンプ)1010、ドライポンプ1 007から成っている。ターボ分子ポンプ(または複合分子ポンプ)1010、 ドライポンプ1007は潤滑油を使用しないもので、油の拡散による反応室内の 汚染を完全に無くしている。排気速度は、反応室の容積13Lの反応室に対し、 一段目に排気速度300L/秒のターボ分子ポンプ、二段目に排気速度40m³ /hrのドライポンプを設け、排気系側から有機物の蒸気が逆拡散してくるのを 防ぐと共に、反応室の到達真空度を高め、非晶質半導体膜の形成時に不純物元素 が膜中に取り込まれることを極力防いでいる。

[0022]

このような装置で作製される非晶質半導体膜に含まれる窒素、炭素、酸素のそれぞれの含有量は二次イオン質量分析法(SIMS)によって測定した場合、いずれの成膜条件においても窒素、炭素の含有量は $5\times10^{18}/cm^3$ 未満、酸素の含有量は $1\times10^{19}/cm^3$ 未満である。

[0023]

第2の非晶質半導体膜12は、シリコンを主成分とする非晶質半導体膜(非晶質シリコン膜)を用いる。また、第1の非晶質半導体膜と同様に、非晶質半導体

中に含まれる窒素及び炭素の濃度は $5 \times 10^{18} / \text{cm}^3$ 未満、酸素の濃度は $1 \times 10^{19} / \text{cm}^3$ 未満とすることが好ましい。

[0024]

第2の非晶質半導体膜12の成膜方法は、プラズマCVD法や減圧CVD法やスパッタ法、あるいはその他適宜の方法を用いればよい。

[0025]

また、第2の非晶質半導体膜の膜厚は、第1の非晶質半導体膜の半分以下の膜厚とすることが好ましく、第1の非晶質半導体膜と第2の非晶質半導体膜との積層膜の総膜厚を20~100nm(好ましくは30~60nm)とすることが望ましい。

[0026]

また、汚染を防ぐために大気に触れることなく、第1の非晶質半導体膜11と 第2の非晶質半導体膜12とを連続的に成膜することが好ましい。

[0027]

また、基板から半導体膜への不純物の汚染を防ぐため、第1の非晶質半導体膜を形成する前に基板上に下地絶縁膜を形成してもよい。下地絶縁膜としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜から選ばれた単層膜、またはそれらを2層以上積層させた積層膜を用いることができる。また、汚染を防ぐために大気に触れることなく、下地絶縁膜と第1の非晶質半導体膜11と第2の非晶質半導体膜12とを連続的に成膜することが好ましい。

[0028]

次いで、レーザー処理を行い、第1の非晶質半導体膜11及び第2の非晶質半 導体膜12を結晶化させて、第1の結晶質半導体膜13及び第2の結晶質半導体 膜14を形成する。(図1(B))

[0029]

レーザー処理は、波長400nm以下のエキシマレーザーや、YAGレーザーまたはYVO $_4$ レーザーの第2高調波(波長532nm)~第4高調波(波長266nm)を光源として用いて行う。これらのレーザー光は光学系にて線状またはスポット状に集光し、そのエネルギー密度を100~700mJ/cm 2 とし

て照射し、上記のように集光したレーザービームを基板の所定の領域に渡って走査させ処理を行う。また、図1では表面側からのみ照射した例を示しているが、両面から照射してもよい。その他、レーザーの代わりに、ハロゲンランプ、キセノンランプ、水銀ランプ、メタルハライドランプなどを光源としても良い。また、レーザー処理の後、ハロゲンランプ、キセノンランプ、水銀ランプ、メタルハライドランプなどの光を照射してもよい。

[0030]

なお、このレーザー処理を行う前に第1の非晶質半導体膜11及び第2の非晶質半導体膜が含有する水素を放出させておくことが好ましく、400~500℃で1時間程度の熱処理を行い含有する水素量を5atom%以下にしてからレーザー照射させて結晶化させると膜表面の荒れを防ぐことができるので良い。

[0031]

上記レーザー処理によって、結晶成長が生じて良好な膜質を有する結晶質半導 体膜が得られる。

[0032]

次いで、第1の結晶質半導体膜13と第2の結晶質半導体膜14との積層膜に 公知のパターニング処理を行い、所望の形状の半導体層(第1の結晶質半導体層 15と第2の結晶質半導体層16との積層構造を有する)を形成する。

[0033]

以上の工程により積層構造を有する半導体層が得られる。

[0034]

こうして得られた積層構造を有する半導体層を用いたTFT等の素子は優れた 電気特性を有する。

[0035]

上記レーザー処理において、結晶成長が生じるメカニズムは、現段階で必ずし も明らかではないが、概略以下のように推測することができる。

[0036]

レーザー処理する半導体膜(シリコン膜)が単層であった場合、レーザー光の 照射後の固相化過程において、溶融した液相シリコンの熱は基板に拡散するため 、液相シリコンは基板との界面から冷却されて、固相化が進み結晶化する。従って、膜面に対して垂直方向に結晶成長が生じる。また、こうして結晶化した半導体膜は、基板上に形成された下地絶縁膜(SiO_2)の影響を受け、エネルギー的に安定しやすい[111]に配向する傾向が強かった。

[0037]

これに対して、レーザー処理する半導体膜が本発明のような積層(ゲルマニウムを含むシリコン膜とシリコン膜との積層)であった場合、ゲルマニウムの融点は937℃であり、シリコンの融点である1415℃より低いことからわかるように、第1の非晶質半導体膜(ゲルマニウムを含むシリコン膜)と第2の非晶質半導体膜(シリコン膜)とでは、固相化が始まる温度が若干異なり、シリコン膜のほうが高い温度で固相化が始まる。従って、シリコン膜が一部固相化し始めても、しばらくゲルマニウムを含むシリコン膜は溶融した液相である状態が続く。こうして結晶化した半導体膜は、基板上に形成された下地絶縁膜(SiO₂)の影響を受けない。また、レーザー光の照射後の固相化過程において、溶融した液相シリコンは、溶融した液相状態のゲルマニウムを含むシリコン膜との界面付近で過冷却になりやすいと考えられる。

[0038]

また、図19で示したように、非晶質半導体膜のパターニング後にレーザー処理を行って端部から結晶核を発生させて横方向(ラテラル方向)に結晶成長させてもよい。

[0039]

また、図20で示したように、パターニングした絶縁層を利用してレーザー光 強度を空間的に変調させて適度な温度勾配を形成し、ラテラル方向に結晶成長さ せてもよい。

[0040]

上記実施の形態における非晶質半導体膜としては、非晶質半導体膜、微結晶半 導体膜、または非晶質構造を含む化合物半導体膜を用いることが可能である。

[0041]

以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な

説明を行うこととする。

[0042]

【実施例】

[実施例1]

ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のTFT (nチャネル型TFT及びpチャネル型TFT)を同時に作製する方法について詳細に図2~図5を用いて説明する。

[0043]

まず、実施の形態に従って、基板100a上に積層構造を有する島状の半導体層101a~105 b を形成した。(図2(A))積層構造を有する島状の半導体層のうち、下層の101a~105 a は、図1中の第1の結晶質半導体層15に相当するシリコン膜(ゲルマニウムを含む)であり、上層の101 b~105 b は図1中の第2の結晶質半導体層16に相当するシリコン膜である。なお、基板100a上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜からなる下地絶縁膜100 b を形成した。

[0044]

[0045]

次いで、プラズマCVD法またはスパッタ法により50~100nmの厚さの

酸化珪素膜によるマスク層 106 を形成した。この状態で上記半導体層に対し、TFTのしきい値電圧(Vth)を制御する目的で p 型を付与する不純物元素、ここではボロンを $1\times10^{16}\sim5\times10^{17}$ atoms/cm 3 程度の濃度で上記半導体層の全面に添加した。(図 2 (A))本実施例ではマスク層形成後にボロンの添加を行ったが、特に工程順序は限定されず、例えば、パターニングによって半導体層を形成する前に行っても良い。

[0046]

半導体に対して p型を付与する不純物元素には、ボロン (B)、アルミニウム (A1)、ガリウム (Ga) など周期律表第13族の元素が知られている。その 方法として、イオン注入法やイオンドープ法を用いることができるが、大面積基板を処理するにはイオンドープ法が適している。イオンドープ法ではジボラン (B2H6)をソースガスとして用いボロン (B)を添加する。このような不純物元素の注入は必ずしも必要でなく省略しても差し支えないが、特にnチャネル型TFTのしきい値電圧を所定の範囲内に収めるために好適に用いる手法である。省略した場合、マスク層106の形成は必要でない。

[0047]

次いで、マスク層106をフッ酸などの溶液でエッチング除去した。

[0048]

次いで、膜厚を10~200nmとして珪素を含む絶縁膜でゲート絶縁膜107を形成した。(図2(C))ゲート絶縁膜107としては、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜(SiOx Ny)、有機樹脂膜(BCB(ベンゾシクロブテン)膜)、またはこれらの積層膜等を100~400nmの膜厚範囲で用いることができる。また、ゲート絶縁膜107の形成手段としては熱CVD法、プラズマCVD法、減圧熱CVD法、蒸着法、スパッタ法、塗布法等の形成方法を用いることができる。また、熱酸化工程によってゲート絶縁膜を形成してもよい。

[0049]

また、ゲート絶縁膜を形成する前に、半導体層の表面を洗浄することが望ましい。被膜表面の汚染不純物(代表的にはC、Na等)除去は、オゾンを容存させ

た純水で洗浄を行った後に、フッ素を含有する酸性溶液を用い、被膜表面を極薄 くエッチングすることにより行えばよい。

[0050]

[0051]

次いで、添加した不純物元素を活性化させる工程を行う。活性化は、レーザー活性化処理や不活性雰囲気中、例えば窒素雰囲気中で600~900℃で1~4時間の熱処理により行うことができる。また、両者を併用しても良い。

[0052]

次いで、図2(E)に示すように、ゲート絶縁膜107上にゲート電極を形成するための耐熱性導電層を形成する。耐熱性導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。このような耐熱性導電性材料を用い、例えば、導電性の窒化物金属膜から成る導電層(A)111と金属膜から成る導電層(B)112とを積層した構造とすると良い。導電層(B)112はタンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜(代表的にはMo-W合金膜、Mo-Ta合金膜)で形成すれば良く、導電層(A)111は窒化タンタル(TaN)、窒化タングステン(WN)、窒化チタン(TiN)膜、窒化モリブデン(M

oN)などで形成する。また、導電層(A)111はタングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。

[0053]

[0054]

尚、図示しないが、導電層(A) 1 1 1 の下に 2 ~ 2 0 n m程度の厚さで燐(P)をドープした珪素膜を形成しておくことは有効である。ドープした珪素膜上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層(A) 1 1 1 または導電層(B) 1 1 2 が微量に含有するアルカリ金属元素がゲート絶縁膜 1 0 7 に拡散するのを防ぐことができる。いずれにしても、(A) 1 1 1 及び導電層(B) 1 1 2 の抵抗率を 1 0 ~ 5 0 μΩ cmの範囲とすることが好ましい。

[0055]

次いで、フォトマスクを用いレジストマスク113~118を形成し、導電層 (A) 111と導電層 (B) 112とをエッチングしてゲート電極119~123と容量配線124を形成した。ゲート電極119~123と容量配線124は、導電層 (A) から成る124aと、導電層 (B) から成る124bとが一体として形成されている。(図3(A))

[0056]

次いで、画素TFTのnチャネル型TFTにLDD領域を形成するために、n型を付与する不純物元素添加の工程(n ードープ工程)を行う。ゲート電極1 1 9 ~ 1 2 3 をマスクとして自己整合的にn型を付与する不純物元素をイオンドープ法で添加した。n型を付与する不純物元素として添加する燐(P)の濃度は1 × 1 0 16 ~ 5 × 1 0 19 atoms/cm 3 の濃度範囲で添加した。このようにして、図 3 (

B) に示すように半導体層に低濃度n型不純物領域125~128を形成した。 【0057】

次いで、n チャネル型TFTにおいて、ソース領域またはドレイン領域として機能する高濃度 n 型不純物領域の形成を行った(n ⁺ドープ工程)。まず、フォトマスクを用い、レジストのマスク129~132を形成し、n 型を付与する不純物元素を添加して高濃度 n 型不純物領域 133~138 を形成した。 n 型を付与する不純物元素には燐(P)を用い、その濃度が 1×10^{20} ~ 1×10^{21} atom s / cm^3 の濃度範囲となるようにフォスフィン(PH_3)を用いたイオンドープ法で行った。(図3(C))

[0058]

[0059]

この高濃度 p 型不純物領域 142、 143には、前工程において燐(P)が添加されていて、高濃度 p 型不純物領域 142a、 143aには $1\times10^{20}\sim1\times10^{21}a$ toms/cm 3 の濃度で含有し、高濃度 p 型不純物領域 142b、 143bには $1\times10^{16}\sim5\times10^{19}a$ toms/cm 3 の濃度で含有しているが、この工程で添加するボロン(B)の濃度を 1.5から 3 倍となるようにすることにより、 p チャネル型 T F T のソース領域およびドレイン領域として機能する上で何ら問題はなかった。

[0060]

その後、図4 (A) に示すように、ゲート電極およびゲート絶縁膜上から保護

絶縁膜144を形成した。保護絶縁膜は酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても保護絶縁膜144は無機絶縁物材料から形成する。保護絶縁膜144の膜厚は100~200nmとする。

[0061]

その後、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)を適用することができる。本実施例では550℃で4時間の熱処理を行った。(図4(B))。

[0062]

活性化の工程の後、さらに、 $3\sim100\%$ の水素を含む雰囲気中で、 $300\sim450$ ℃、 $1\sim12$ 時間の熱処理を行い、半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層中にある $10^{16}\sim10^{18}/\mathrm{cm}^3$ のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。

[0063]

活性化および水素化の工程が終了したら、有機絶縁物材料からなる層間絶縁膜 145 を 1.0 ~ 2.0 μ mの平均厚を有して形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ベンゾシクロブテン)等を使用することができる。

[0064]

このようにして層間絶縁膜を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減するできる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、保護絶縁膜144として形成した酸化珪素膜、酸化窒化珪素膜、窒化珪素膜などと組み合わせて用いる必要がある。

[0065]

その後、フォトマスクを用い、所定のパターンのレジストマスクを形成し、そ

れぞれの半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成する。本実施例では、エッチングガスに CF_4 、 O_2 、 He の混合ガスを用いたドライエッチング法により有機樹脂材料から成る層間絶縁膜をエッチングし、その後、エッチングガスを CF_4 、 O_2 として保護絶縁膜 $\operatorname{144}$ をエッチングした。

[0066]

次いで、導電性の金属膜をスパッタ法や真空蒸着法で形成し、フォトマスクによりレジストマスクパターンを形成し、エッチングによってソース配線146~150とドレイン配線151~155を形成する。ここで、ドレイン配線155は画素電極として機能するものである。図示していないが、本実施例ではこの電極を、Ti膜を50~150nmの厚さで形成し、半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのTi膜上に重ねてアルミニウム(A1)を300~400nmの厚さで形成して配線とした。

[0067]

この状態で水素化処理を行うとTFTの特性向上に対して好ましい結果が得られた。例えば、 $3\sim100\%$ の水素を含む雰囲気中で、 $300\sim450\%$ で $1\sim12$ 時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。(図4(C))。

[0068]

こうして、同一の基板上に、駆動回路のTFTと画素部の画素TFTとを有した基板を完成させることができた。駆動回路には第1のpチャネル型TFT200、第1のnチャネル型TFT201、第2のpチャネル型TFT202、第2のnチャネル型TFT203、画素部には画素TFT204、保持容量205が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。

[0069]

駆動回路の第1のpチャネル型TFT200には、ゲルマニウムを含むシリコン膜101aとシリコン膜101bとの積層構造を有する半導体層にチャネル形成領域206、高濃度p型不純物領域から成るソース領域207a、207b、

ドレイン領域208a,208bを有したシングルドレインの構造を有している。第1のnチャネル型TFT201には、ゲルマニウムを含むシリコン膜102aとシリコン膜102bとの積層構造を有する半導体層にチャネル形成領域209、ゲート電極120と重なるLDD領域210、ソース領域212、ドレイン領域211を有している。

[0070]

このLDD領域において、ゲート電極120と重なるLDD領域をLovとしてそのチャネル長方向の長さは $0.5\sim3.0\mu$ m、好ましくは $1.0\sim2.0\mu$ mとした。nチャネル型TFTにおけるLDD領域の長さをこのようにすることにより、ドレイン領域近傍に発生する高電界を緩和して、ホットキャリアの発生を防ぎ、TFTの劣化を防止することができる。

[0071]

駆動回路の第2のpチャネル型TFT202は同様に、ゲルマニウムを含むシリコン膜103aとシリコン膜103bとの積層構造を有する半導体層にチャネル形成領域213、高濃度p型不純物領域から成るソース領域214a、214b、ドレイン領域215a,215bを有したシングルドレインの構造を有している。

[0072]

また、駆動回路の第2のnチャネル型TFT203には、ゲルマニウムを含むシリコン膜104aとシリコン膜104bとの積層構造を有する半導体層にチャネル形成領域216、ゲート電極122と一部が重なるLDD領域217、218、ソース領域220、ドレイン領域219が形成されている。このTFTのゲート電極と重なるLovの長さも0.5~3.0 μ m、好ましくは1.0~2.0 μ mとした。また、ゲート電極と重ならないLDD領域をLoffとして、このチャネル長方向の長さは0.5~4.0 μ m、好ましくは1.0~2.0 μ mとした。

[0073]

画素TFT204には、ゲルマニウムを含むシリコン膜105aとシリコン膜105bとの積層構造を有する半導体層にチャネル形成領域221、222、L

DD領域 $2\ 2\ 3\sim 2\ 2\ 5$ 、ソースまたはドレイン領域 $2\ 2\ 6\sim 2\ 2\ 8$ を有している。 LDD領域(Loff)のチャネル長方向の長さは 0. $5\sim 4$. $0~\mu$ m、好ましくは 1. $5\sim 2$. $5~\mu$ mである。

[0074]

さらに、容量配線124と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素TFT204のドレイン領域228に接続する半導体層229とから保持容量205が形成されている。なお、図4(C)では画素TFT204をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。

[0075]

以上の様なTFT構成は、画素TFTおよび駆動回路が要求する仕様に応じて 各回路を構成するTFTの構造を最適化し、半導体装置の動作性能と信頼性を向 上させることを可能としている。

[0076]

また、このアクティブマトリクス基板はそのまま反射型の液晶表示装置に適用することができる。一方、透過型の液晶表示装置とする場合には画素部の各画素に設ける画素電極を透明電極で形成すれば良い。

[0077]

次いで、上記アクティブマトリクス基板から、アクティブマトリクス型液晶表 示装置を作製する工程を説明する。

[0078]

まず、図5に示すように、図4 (C)の状態のアクティブマトリクス基板にスペーサを形成する。スペーサは数μmの粒子を散布して設ける方法でも良いが、ここでは基板全面に樹脂膜を形成した後、樹脂膜をパターニングして柱状スペーサ157を形成する方法を採用した。

[0079]

柱状スペーサ157の配置は任意に決定すれば良いが、好ましくは、図5で示すように、画素部においてはドレイン配線155(画素電極)のコンタクト部と重ねてその部分を覆うように柱状スペーサ157を形成すると良い。コンタクト

部は平坦性が損なわれ、この部分では液晶がうまく配向しなくなるので、このようにしてコンタクト部にスペーサ用の樹脂を充填する形で柱状スペーサ157を 形成することでディスクリネーションなどを防止することができる。

[0080]

その後、配向膜158を形成した。通常、液晶表示素子の配向膜にはポリイミド樹脂を用いる。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。また、ラビング処理では静電気の発生がしばしば問題となるが、駆動回路のTFT上にもスペーサ157を形成しておくと、スペーサとしての本来の役割と、静電気からTFTを保護する効果を得ることができる。

[0081]

対向側の対向基板158には、遮光膜159、透明導電膜160および配向膜161を形成する。遮光膜159はTi、Cr、Alなどを150~300nmの厚さで形成する。そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤162で貼り合わせる。シール剤162にはフィラー163が混入されていて、このフィラー163とスペーサ157によって均一な間隔を保ちつつ、2枚の基板が貼り合わせられる。その後、両基板の間に液晶材料164を注入し、封止剤(図示せず)によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにして図5に示すアクティブマトリクス型液晶表示装置が完成する。

[0082]

[実施例2]

本実施例では実施例1とは異なるアクティブマトリクス基板及びアクティブマトリクス型液晶表示装置の作製方法について説明する。ここでは、同一基板上にNチャネル型逆スタガ型TFT及びPチャネル型の逆スタガ型TFTを作製する例について図6、図7を用い、以下に説明する。

[0083]

まず、基板400を用意する。基板400としては、ガラス基板、石英基板、 結晶性ガラスなどの絶縁性基板等を用いることができる。なお、基板からの不純 物の拡散を防止してTFTの電気特性を向上させるための下地絶縁膜を設ける構成としてもよい。下地絶縁膜を設ける場合、その下地絶縁膜の材料としては、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜(SiOxNy)、またはこれらの積層膜等を100~500mmの膜厚範囲で用いることができ、形成手段としては熱CVD法、プラズマCVD法、蒸着法、スパッタ法、減圧熱CVD法等の形成方法を用いることができる。或いは、シリコン、ゲルマニウム、ガリウム・砒素などの半導体基板の表面に絶縁膜を形成し、これを基板としても良い。また、プラスチック基板も用いることができる。

[0084]

次いで、単層構造または積層構造を有するゲート配線(ゲート電極含む)401、402を形成する。ゲート配線401、402の形成手段としては熱CVD法、プラズマCVD法、減圧熱CVD法、蒸着法、スパッタ法等を用いて10~1000nm、好ましくは30~300nmの膜厚範囲の導電膜を形成した後、公知のパターニング技術で形成する。また、ゲート配線401、402の材料としては、導電性材料または半導体材料を主成分とする材料、例えばTa(タンタル)、Mo(モリブデン)、Ti(チタン)、W(タングステン)、クロム(Cr)等の高融点金属材料、これら金属材料とシリコンとの化合物であるシリサイド、N型又はP型の導電性を有するポリシリコン等の材料、低抵抗金属材料Cu(銅)、A1(アルミニウム)等を主成分とする材料層を少なくとも一層有する構造であれば特に限定されることなく用いることができる。なお、ゲート配線の下層を低抵抗金属材料とし上層を高融点金属材料とした積層構造が好ましく、例えばA1(下層)とTa(上層)の積層構造、A1(下層)とW(上層)の積層構造、A1(下層)とCu(上層)の積層構造が望ましい。また、ゲート配線を保護するための陽極酸化膜または酸化膜を形成する構成としてもよい。

[0085]

次いで、ゲート絶縁膜を形成する。ゲート絶縁膜としては、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜(SiOx Ny)、有機樹脂膜(BCB(ベンゾシクロブテン)膜)、またはこれらの積層膜等を100~400nmの膜厚範囲で用いることができる。ゲート絶縁膜の形成手段としては熱CVD法、プ

ラズマCVD法、減圧熱CVD法、蒸着法、スパッタ法、塗布法等の形成方法を用いることができる。ここでは図6(A)に示すように、積層構造のゲート絶縁膜403aは、基板やゲート配線からの不純物の拡散を効果的に防止する窒化シリコン膜等を膜厚10nm~60nmの膜厚範囲で形成する。

[0086]

次いで、ゲルマニウムを含むシリコン膜とシリコン膜との積層膜を形成する。下層となるゲルマニウムを含むシリコン膜としては、シリコンを主成分としゲルマニウムを0.1原子% ~10 原子%未満、好ましくは $1\sim5$ 原子%の範囲で含有している膜を用いる。また、ゲルマニウムを含むシリコン膜中に含まれる窒素及び炭素の濃度は $5\times10^{18}/c$ m 3 未満、酸素の濃度は $1\times10^{19}/c$ m 3 未満とすることが好ましい。

[0087]

ゲルマニウムを含むシリコン膜の成膜方法は、特に限定されず、プラズマCVD法や減圧CVD法で形成してもよいし、ゲルマニウムを含むシリコンからなるターゲットを用いたスパッタ法で形成してもよいし、プラズマCVD法や減圧CVD法やスパッタ法で得られたシリコン膜にゲルマニウムをイオン注入して形成してもよい。

[0088]

また、上層となるシリコン膜も同様に窒素及び炭素の濃度は $5\times10^{18}/cm^3$ 未満、酸素の濃度は $1\times10^{19}/cm^3$ 未満とすることが好ましい。また、シリコン膜の成膜方法は、特に限定されず、プラズマCVD法や減圧CVD法やスパッタ法等の公知の技術を用いることができる。

[0089]

なお、上記ゲート絶縁膜403a、403bと非晶質半導体膜(ゲルマニウムを含むシリコン膜とシリコン膜)とを大気にさらすことなく連続成膜すれば、不純物がゲート絶縁膜と非晶質半導体膜との界面に混入しないため良好な界面特性を得ることができる。

[0090]

次いで、非晶質半導体膜の結晶化処理を行い、結晶質半導体膜を形成した後、得られた結晶質半導体膜を所望の形状にパターニングして、ゲルマニウムを含むシリコン膜404a、405aとシリコン膜404b、405bとの積層構造を有する結晶質半導体層を形成する。(図6(A))結晶化処理としては、実施の形態に示したレーザー処理を用いればよい。

[0091]

次いで、結晶質半導体層上に絶縁層406、407を形成する。この絶縁層406、407は不純物元素の添加工程時にチャネル形成領域を保護する。この絶縁層406、407としては、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜(SiOx Ny)、有機樹脂膜(BCB膜)、またはこれらの積層膜等を100~400nmの膜厚範囲で用いることができる。絶縁層406、407は、公知のパターニング技術、例えば通常の露光や裏面露光等を用いて形成する。(図6(B))

[0092]

次いで、フォトマスクを用いてNチャネル型TFTとなる半導体層の一部を覆 うレジストマスク408及びPチャネル型TFTとなる半導体層を覆うレジスト マスク409を形成し、半導体層にn型を付与する不純物元素を添加するドーピ ング工程を行ない、第1の不純物領域(n+領域)410aを形成する。(図6 (C))

[0093]

次いで、レジストマスク408、409を除去した後、絶縁層406、407をマスクとして半導体層にn型を付与する不純物元素を添加する2回目のドーピング工程を行ない、第2の不純物領域(n-領域)412を形成する。(図6(D))この工程において、さらに不純物が添加されて第1の不純物領域410bが形成される。

[0094]

次いで、フォトマスクを用いてNチャネル型TFTを覆うレジストマスク414を形成し、半導体層にp型を付与する不純物元素を添加する工程を行ない、第3の不純物領域(p+領域)413を形成する。(図7(A))

[0095]

次いで、レジストマスク414を除去した後、ファーネスアニール、レーザーアニールまたはランプアニールにより不純物イオンの活性化およびイオン添加時の損傷の回復を図る。この工程の際、同時に、結晶化の際に触媒として使用したニッケルがリンを含む不純物領域(410b、412、413)にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するTFTはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。

[0096]

以上の工程を経て、Nチャネル型TFTのソース領域、ドレイン領域、低濃度不純物領域、及びチャネル形成領域が形成され、Pチャネル型TFTのソース領域、ドレイン領域、及びチャネル形成領域が形成される。

[0097]

次いで、実施例1に従って全面に層間絶縁膜415を形成する。(図7 (B)

[0098]

そして、公知の技術を用いてコンタクトホールを形成した後、配線416~419を形成して、図7(C)に示す状態を得る。この配線416~419はソース配線またはドレイン配線として機能する。最後に水素雰囲気中で熱処理を行い、全体を水素化してNチャネル型TFT及びPチャネル型TFTが完成する。

[0099]

なお、本実施例でのドーピング順序(n+ 領域 $\rightarrow n-$ 領域 $\rightarrow p+$ 領域)に限定されず、例えば、p+ 領域 $\rightarrow n-$ 領域 $\rightarrow n+$ 領域の順とすることも可能である。

[0100]

また、上記本実施例においてチャネル形成領域へ微量な不純物元素の添加を行ない、TFTのしきい値制御を行う工程(チャネルドーピング工程とも呼ぶ)を加えてもよい。

[0101]

本実施例で示すNチャネル型TFT及びPチャネル型TFTを用いて相補的に 結合させた回路はCMOS回路と呼ばれ、半導体回路を構成する基本回路である

[0102]

また、本実施例で示すNチャネル型TFTを用いて画素部の画素TFTを形成することができる。図8(A)は、画素部の画素の一つを拡大した上面図であり、図8(A)において、点線A-A'で切断した部分が、図8(B)の画素部の断面構造に相当する。

[0103]

画素部において、画素TFT部はNチャネル型TFTで形成されている。基板上51にゲート電極52が形成され、その上に窒化珪素からなる第1絶縁膜53 a、酸化珪素からなる第2絶縁膜53bが設けられている。また、第2絶縁膜上には、活性層としてn+領域54~56と、チャネル形成領域57、58と、前記n+型領域とチャネル形成領域の間にn-型領域59、60が形成される。また、活性層は、下層をゲルマニウムを含むシリコン膜とし、上層をシリコン膜とする積層構造を有する半導体層である。また、チャネル形成領域57、58は絶縁層61、62で保護される。絶縁層61、62及び活性層を覆う第1の層間絶縁膜63にコンタクトホールを形成した後、n+領域54に接続する配線64が形成され、n+領域56に配線65が接続され、さらにその上にパッシベーション膜66が形成される。そして、その上に第2の層間絶縁膜67が形成される。さらに、その上に第3の層間絶縁膜68が形成され、ITO、SnO2等の透明導電膜からなる画素電極69が配線65と接続される。また、70は画素電極69と隣接する画素電極である。

[0104]

本実施例では一例として透過型の液晶表示装置の例を示したが特に限定されない。例えば、画素電極の材料として反射性を有する金属材料を用い、画素電極のパターニングの変更、または幾つかの工程の追加/削除を適宜行えば反射型の液晶表示装置を作製することが可能である。

[0105]

[実施例3]

本実施例では、実施例1または実施例2で作製したアクティブマトリクス型液 晶表示装置の構成を図9に説明する。

[0106]

図9に示す上面図は、画素部、駆動回路、FPC(フレキシブルプリント配線板:Flexible Printed Circuit)を貼り付ける外部入力端子、外部入力端子と各回路の入力部までを接続する配線81などが形成されたアクティブマトリクス基板と、カラーフィルタなどが設けられた対向基板82とがシール材83を介して貼り合わされている。

[0107]

ゲート側駆動回路84と重なるように対向基板側に遮光層86aが設けられ、ソース側駆動回路85と重なるように対向基板側に遮光層86bが形成されている。また、画素部87上の対向基板側に設けられたカラーフィルタ88は遮光層と、赤色(R)、緑色(G)、青色(B)の各色の着色層とが各画素に対応して設けられている。実際に表示する際には、赤色(R)の着色層、緑色(G)の着色層、青色(B)の着色層の3色でカラー表示を形成するが、これら各色の着色層の配列は任意なものとする。

[0108]

ここでは、カラー化を図るためにカラーフィルタ88を対向基板に設けているが特に限定されず、アクティブマトリクス基板を作製する際、アクティブマトリクス基板にカラーフィルタを形成してもよい。

[0109]

また、カラーフィルタにおいて隣り合う画素の間には遮光層が設けられており、表示領域以外の箇所を遮光している。また、ここでは、駆動回路を覆う領域にも遮光層 8 6 a、 8 6 bを設けているが、駆動回路を覆う領域は、後に液晶表示装置を電子機器の表示部として組み込む際、カバーで覆うため、特に遮光層を設けない構成としてもよい。また、アクティブマトリクス基板を作製する際、アクティブマトリクス基板に遮光層を形成してもよい。

[0110]

また、上記遮光層を設けずに、対向基板と対向電極の間に、カラーフィルタを 構成する着色層を複数層重ねた積層で遮光するように適宜配置し、表示領域以外 の箇所(各画素電極の間隙)や、駆動回路を遮光してもよい。

[0111]

また、外部入力端子にはベースフィルムと配線から成るFPC89が異方性導電性樹脂で貼り合わされている。さらに補強板で機械的強度を高めている。

[0112]

以上のようにして作製される液晶表示装置は各種電子機器の表示部として用いることができる。

[0113]

また、上記液晶表示装置におけるブロック図を図10に示す。なお、図10はアナログ駆動を行うための回路構成である。本実施例では、ソース側駆動回路90、画素部91及びゲート側駆動回路92を有している。なお、本明細書中において、駆動回路とはソース側処理回路およびゲート側駆動回路を含めた総称である。

[0114]

ソース側駆動回路 9 0 は、シフトレジスタ 9 0 a、バッファ 9 0 b、サンプリング回路(トランスファゲート) 9 0 cを設けている。また、ゲート側駆動回路 9 2 は、シフトレジスタ 9 2 a、レベルシフタ 9 2 b、バッファ 9 2 cを設けている。また、必要であればサンプリング回路とシフトレジスタとの間にレベルシフタ回路を設けてもよい。

[0115]

また、本実施例において、画素部91は複数の画素を含み、その複数の画素に各々TFT素子が設けられている。

[0116]

これらソース側駆動回路90およびゲート側駆動回路92はNチャネル型TF TまたはPチャネル型TFTで形成されている。

[0117]

なお、図示していないが、画素部91を挟んでゲート側駆動回路92の反対側

にさらにゲート側駆動回路を設けても良い。

[0118]

また、デジタル駆動させる場合は、図11に示すように、サンプリング回路の代わりにラッチ (A) 93b、ラッチ (B) 93cを設ければよい。ソース側駆動回路93は、シフトレジスタ93a、ラッチ (A) 93b、ラッチ (B) 93c、D/Aコンバータ93d、バッファ93eを設けている。また、ゲート側駆動回路95は、シフトレジスタ95a、レベルシフタ95b、バッファ95cを設けている。また、必要であればラッチ (B) 93cとD/Aコンバータ93dとの間にレベルシフタ回路を設けてもよい。

[0119]

なお、上記構成は、実施例1または実施例2に示した製造工程に従って実現することができる。また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の製造工程に従えば、さらに複雑なロジック回路(信号分割回路、D/Aコンバータ、オペアンプ、γ補正回路など)をも構成することができ、さらには同一基板上にメモリやマイクロプロセッサをも形成しうる。

[0120]

[実施例4]

本実施例は実施例2において、ゲート電極が設けられた基板上にスパッタ法を 用いて、連続的にゲート絶縁膜と半導体膜とを成膜する例を示す。

[0121]

まず、基板上にゲート配線401、402を形成した後、下層のゲート絶縁膜403a、上層のゲート絶縁膜403b、第1の非晶質半導体膜、第2の非晶質半導体膜を順次、連続的に積層する。このように連続的に成膜する場合において使用する複数のチャンバーを備えた装置の一例を図18に示した。

[0122]

本実施例では、全てスパッタ法を用い、比較的低温での成膜を行うことが可能 であるのでプラスチック基板を用いた。ただし、本実施例に限定されず、プラス チック基板以外の基板を用いることが可能なことは言うまでもない。

[0123]

図18に本実施例で示す装置(連続成膜システム)の上面からみた概要を示す。図18において、 $1110\sim1115$ が気密性を有するチャンバーである。各チャンバーには、真空排気ポンプ、不活性ガス導入系が配置されている。

[0124]

1110、1115で示されるチャンバーは、試料(処理基板)1130をシステムに搬入するためのロードロック室である。1111は第1のゲート絶縁膜を成膜するための第1のチャンバーである。1112は第2のゲート絶縁膜を成膜するための第2のチャンバーである。1113は第1の非晶質半導体膜及び第2の非晶質半導体膜を成膜するための第3のチャンバーである。また、1120は各チャンバーに対して共通に配置された試料の共通室である。さらに非晶質半導体膜上に連続して絶縁膜を形成して絶縁層406、407を形成する場合、114は、その絶縁膜を成膜するための第4のチャンバーである。

[0125]

以下に動作の一例を示す。

[0126]

最初、全てのチャンバーは、一度高真空状態に真空引きされた後、さらに不活性ガス、ここでは窒素によりパージされている状態(常圧)とする。また、全てのゲート弁1122~1127を閉鎖した状態とする。

[0127]

まず、処理基板は多数枚が収納されたカセット1128ごとロードロック室1110に搬入される。カセットの搬入後、図示しないロードロック室の扉を閉鎖する。この状態において、ゲート弁1122を開けてカセットから処理基板1130を1枚取り出し、ロボットアーム1121によって共通室1120に取り出す。この際、共通室において位置合わせが行われる。なお、この基板1130は実施例2に従って得られた配線401、402が形成されたものを用いた。

[0128]

ここでゲート弁1122を閉鎖し、次いでゲート弁1123を開ける。そして第1のチャンバー1111へ処理基板1130を移送する。第1のチャンバー内では、絶縁膜403aを得る。本実施例では単層の窒化シリコン膜を採用してい

るが、二層または三層以上の積層構造としてもよい。なお、ここではターゲットを用いたスパッタ法が可能なチャンバーを用いたが、プラズマCVD法が可能なチャンバーを用いても良い。

[0129]

絶縁膜403aの成膜終了後、処理基板はロボットアームによって共通室に引き出され、第2のチャンバー1112に移送される。第2のチャンバー内では、第1のチャンバーと同様にスパッタ法で絶縁膜403bを得る。

[0130]

絶縁膜403bの成膜終了後、処理基板は共通室に引き出され、第3のチャンバー1113に移送される。第3のチャンバー内では第2のチャンバーと同様に、第1の非晶質半導体膜及び第2の非晶質半導体膜を得る。第3のチャンバー内には複数のターゲットを備え、第1の非晶質半導体膜の成膜時にはゲルマニウムを含むシリコンからなるターゲットを用い、第2の非晶質半導体膜の成膜時にはシリコンからなるターゲットを用いた。ここでは同一チャンバーで積層させたが、異なるチャンバーで積層させてもよい。なお、ここではターゲットを用いたスパッタ法が可能なチャンバーを用いたが、プラズマCVD法が可能なチャンバーを用いても良い。

[0131]

非晶質半導体膜の成膜終了後、処理基板は共通室に引き出される。

[0132]

このようにして四層が連続的に成膜された被処理基板はロボットアームによってロードロック室1115に移送されカセット1129に収納される。

[0133]

このように、大気にさらすことなく連続成膜すれば、不純物がゲート絶縁膜と 非晶質半導体膜との界面に混入しないため良好な界面特性を得ることができる。

[0134]

さらに、非晶質半導体膜上に連続して絶縁膜を形成して絶縁層406、407 を形成する場合、第4のチャンバーに移送して同様に成膜した後、パターニング すればよい。 [0135]

なお、図18に示した装置は一例に過ぎないことはいうまでもない。また、本 実施例は実施例1乃至3のいずれか一と自由に組み合わせることができる。

[0136]

例えば、本実施例を実施例1における下地絶縁膜100a、非晶質半導体膜とを連続的に成膜する場合に適用することができる。その場合、下層の下地絶縁膜を第1のチャンバーで成膜し、上層の下地絶縁膜を第2のチャンバーで成膜し、第1の非晶質半導体膜及び第2の非晶質半導体膜を第3のチャンバーで成膜すればよい。また、第1の非晶質半導体膜及び第2の非晶質半導体膜を別々のチャンバーで成膜してもよい。即ち、第1の非晶質半導体膜を第3のチャンバー、第2の非晶質半導体膜を第4のチャンバーで成膜してもよい。

[0137]

[実施例5]

ここでは、上記実施例1で得られるTFTを用いてEL(エレクトロルミネセンス)表示装置を作製した例について図12~図15を用い、以下に説明する。

[0138]

同一の絶縁体上に画素部とそれを駆動する駆動回路を有した発光装置の例(但し 封止前の状態)を図12に示す。なお、駆動回路には基本単位となるCMOS回 路を示し、画素部には一つの画素を示す。このCMOS回路は実施例1に従えば 得ることができる。

[0139]

図12において、500は絶縁体であり、その上にはNチャネル型TFT50 1、Pチャネル型TFT502、Pチャネル型TFTからなるスイッチングTF T503およびNチャネル型TFTからなる電流制御TFT504が形成されている。

[0140]

Nチャネル型TFT501およびPチャネル型TFT502の説明は実施例1を参照すれば良いので省略する。また、スイッチングTFT503はソース領域およびドレイン領域の間に二つのチャネル形成領域を有した構造(ダブルゲート

構造)となっているが、実施例1でのPチャネル型TFTの構造の説明を参照すれば容易に理解できるので説明は省略する。なお、本実施例はダブルゲート構造に限定されることなく、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。

[0141]

また、電流制御TFT504のドレイン領域505の上には層間絶縁膜507a、507bが設けられる前に、保護絶縁膜506及びゲート絶縁膜にコンタクトホールが設けられている。これは第1層間絶縁膜507a及び第2の層間絶縁膜507bにコンタクトホールを形成する際に、エッチング工程を簡単にするためである。層間絶縁膜507a、507bにはドレイン領域505に到達するようにコンタクトホールが形成され、ドレイン領域505に接続された画素電極508が設けられている。画素電極508はEL素子の陰極として機能する電極であり、周期表の1族もしくは2族に属する元素を含む導電膜を用いて形成されている。本実施例では、リチウムとアルミニウムとの化合物からなる導電膜を用いる。

[0142]

次に、 $5\,1\,3$ は画素電極 $5\,0\,8$ の端部を覆うように設けられた絶縁膜であり、本明細書中ではバンクと呼ぶ。バンク $5\,1\,3$ は珪素を含む絶縁膜もしくは樹脂膜で形成すれば良い。樹脂膜を用いる場合、樹脂膜の比抵抗が $1\,\times\,1\,0^6\sim 1\,\times\,1\,0^{12}\,\Omega\,\mathrm{m}$ (好ましくは $1\,\times\,1\,0^8\sim 1\,\times\,1\,0^{10}\,\Omega\,\mathrm{m}$)となるようにカーボン粒子もしくは金属粒子を添加すると、成膜時の絶縁破壊を抑えることができる。

[0143]

また、EL素子509は画素電極(陰極)508、EL層511および陽極512からなる。陽極512は、仕事関数の大きい導電膜、代表的には酸化物導電膜が用いられる。酸化物導電膜としては、酸化インジウム、酸化スズ、酸化亜鉛もしくはそれらの化合物を用いれば良い。

[0144]

なお、本明細書中では発光層に対して正孔注入層、正孔輸送層、正孔阻止層、 電子輸送層、電子注入層もしくは電子阻止層を組み合わせた積層体をEL層と定 義する。

[0145]

なお、ここでは図示しないが陽極 5 1 2 を形成した後、E L 素子 5 0 9 を完全に覆うようにしてパッシベーション膜を設けることは有効である。パッシベーション膜としては、炭素膜、窒化シリコン膜もしくは窒化酸化シリコン膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。

[0146]

次いで、EL素子を保護するための封止(または封入)工程まで行った後のEL表示装置について図13(A)、(B)を用いて説明する。

[0147]

図13(A)は、EL素子の封止までを行った状態を示す上面図、図13(B)は図13(A)をA-A、で切断した断面図である。点線で示された601は画素部、602はソース側駆動回路、603はゲート側駆動回路である。また、604はカバー材、605は第1シール材、606は第2シール材である。

[0148]

なお、608はソース側駆動回路602及びゲート側駆動回路603に入力される信号を伝送するための配線であり、外部入力端子となるFPC(フレキシブルプリントサーキット)608からビデオ信号やクロック信号を受け取る。なお、ここではFPCしか図示されていないが、このFPCにはプリント配線基盤(PWB)が取り付けられていても良い。

[0149]

次に、断面構造について図13(B)を用いて説明する。絶縁体600の上方には画素部、ソース側駆動回路609が形成されており、画素部は電流制御TFT710とそのドレインに電気的に接続された画素電極611を含む複数の画素により形成される。また、ソース側駆動回路609はNチャネル型TFTとPチャネル型TFTとを組み合わせたCMOS回路を用いて形成される。なお、絶縁体600には偏光板(代表的には円偏光板)を貼り付けても良い。

[0150]

また、画素電極611の両端にはバンク612が形成され、画素電極611上

にはEL層613およびEL素子の陽極614が形成される。陽極614は全画素に共通の配線としても機能し、接続配線615を経由してFPC616に電気的に接続されている。さらに、画素部及びソース側駆動回路609に含まれる素子は全てパッシベーション膜(図示しない)で覆われている。

[0151]

また、第1シール材605によりカバー材604が貼り合わされている。なお、カバー材604とEL素子との間隔を確保するためにスペーサを設けても良い。そして、第1シール材605の内側には空隙617が形成されている。なお、第1シール材605は水分や酸素を透過しない材料であることが望ましい。さらに、空隙617の内部に吸湿効果をもつ物質や酸化防止効果をもつ物質を設けることは有効である。

[0152]

なお、カバー材604の表面および裏面には保護膜として炭素膜(具体的にはダイヤモンドライクカーボン膜)を2~30nmの厚さに設けると良い。このような炭素膜(ここでは図示しない)は、酸素および水の侵入を防ぐとともにカバー材604の表面を機械的に保護する役割をもつ。

[0153]

また、カバー材604を接着した後、第1シール材605の露呈面を覆うように第2シール材606を設けている。第2シール材606は第1シール材605と同じ材料を用いることができる。

[0154]

以上のような構造でEL素子を封入することにより、EL素子を外部から完全に遮断することができ、外部から水分や酸素等のEL層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高いEL表示装置が得られる。

[0155]

次ぎに、上記工程で得られるEL表示装置において、画素部のさらに詳細な上面構造を図14(A)に、回路図を図14(B)に示す。図14(A)及び図14(B)では共通の符号を用いるので互いに参照すれば良い。

[0156]

スイッチングTFT702のソースはソース配線715に接続され、ドレインはドレイン配線705に接続される。また、ドレイン配線705は電流制御TFT706のゲート電極707に電気的に接続される。また、電流制御TFT706のソースは電流供給線716に電気的に接続され、ドレインはドレイン配線717に電気的に接続される。また、ドレイン配線717は点線で示される画素電極(陰極)718に電気的に接続される。

[0157]

このとき、719で示される領域には保持容量が形成される。保持容量719は、電流供給線716と電気的に接続された半導体膜720、ゲート絶縁膜と同一層の絶縁膜(図示せず)及びゲート電極707との間で形成される。また、ゲート電極707、第1層間絶縁膜と同一の層(図示せず)及び電流供給線716で形成される容量も保持容量として用いることが可能である。

[0158]

次ぎに、上記EL表示装置の回路構成例を図15に示す。なお、本実施例ではデジタル駆動を行うための回路構成を示す。本実施例では、ソース側駆動回路801、画素部806及びゲート側駆動回路807を有している。なお、本明細書中において、駆動回路とはソース側処理回路およびゲート側駆動回路を含めた総称である。

[0159]

ソース側駆動回路 801 は、シフトレジスタ 802、ラッチ (A) 803、ラッチ (B) 804、バッファ 805 を設けている。なお、アナログ駆動の場合はラッチ (A)、(B)の代わりにサンプリング回路(トランスファゲート)を設ければ良い。また、ゲート側駆動回路 807 は、シフトレジスタ 808、バッファ 809 を設けている。

[0160]

また、本実施例において、画素部806は複数の画素を含み、その複数の画素に EL素子が設けられている。このとき、EL素子の陰極は電流制御TFTのドレ インに電気的に接続されていることが好ましい。



これらソース側駆動回路801およびゲート側駆動回路807は実施例1で得られるNチャネル型TFTまたはPチャネル型TFTで形成されている。なお、本実施例ではNチャネル型TFTまたはPチャネル型TFTでソース側駆動回路801およびゲート側駆動回路807を構成した例を示したが、特に限定されない。例えば、同一基板上のTFTを全てNチャネル型TFTを用いて作製することができる。この場合、マスク数が低減されるため有用である。また、同一基板上のTFTを全てPチャネル型TFTを用いて作製することもできる。

[0162]

なお、図示していないが、画素部806を挟んでゲート側駆動回路807の反対側にさらにゲート側駆動回路を設けても良い。この場合、双方は同じ構造でゲート配線を共有しており、片方が壊れても残った方からゲート信号を送って画素部を正常に動作させるような構成とする。

[0163]

次ぎに、本実施例のTFTに代えて、実施例2に示した逆スタガ型TFTを用いてEL表示装置を作製した例を図16に示す。TFTの構造が異なる点以外は図12と同一である。

[0164]

図16において、900は絶縁体であり、その上にはNチャネル型TFT901、Pチャネル型TFT902、Pチャネル型TFTからなるスイッチングTFT903およびNチャネル型TFTからなる電流制御TFT904が形成されている。

[0165]

Nチャネル型TFT901およびPチャネル型TFT902の説明は実施例2を参照すれば良いので省略する。また、スイッチングTFT903はソース領域およびドレイン領域の間に二つのチャネル形成領域を有した構造(ダブルゲート構造)となっているが、実施例2でのPチャネル型TFTの構造の説明を参照すれば容易に理解できるので説明は省略する。なお、本実施例はダブルゲート構造に限定されることなく、チャネル形成領域が一つ形成されるシングルゲート構造

もしくは三つ形成されるトリプルゲート構造であっても良い。

[0166]

また、電流制御TFT904のドレイン領域905の上には層間絶縁膜507a、507bが設けられる前に、第1層間絶縁膜906にコンタクトホールが設けられている。これは第2層間絶縁膜907にコンタクトホールを形成する際に、エッチング工程を簡単にするためである。第1層間絶縁膜906、第2層間絶縁膜にはドレイン領域905に到達するようにコンタクトホールが形成され、ドレイン領域905に接続された画素電極908が設けられている。画素電極908はEL素子の陰極として機能する電極であり、周期表の1族もしくは2族に属する元素を含む導電膜を用いて形成されている。本実施例では、リチウムとアルミニウムとの化合物からなる導電膜を用いる。

[0167]

次に、画素電極 9 0 8 の端部を覆うように設けられたバンク 9 1 3 は珪素を含む絶縁膜もしくは樹脂膜で形成すれば良い。樹脂膜を用いる場合、樹脂膜の比抵抗が 1×1 0 $^{6}\sim1\times1$ 0 12 Ω m(好ましくは 1×1 0 $^{8}\sim1\times1$ 0 10 Ω m)となるようにカーボン粒子もしくは金属粒子を添加すると、成膜時の絶縁破壊を抑えることができる。

[0168]

また、EL素子909は画素電極(陰極)908、EL層911および陽極912からなる。陽極912は、仕事関数の大きい導電膜、代表的には酸化物導電膜が用いられる。酸化物導電膜としては、酸化インジウム、酸化スズ、酸化亜鉛もしくはそれらの化合物を用いれば良い。

[0169]

また、本実施例は実施例4と組み合わせることができる。

[0170]

[実施例6]

本実施例は、実施の形態に示した工程とは異なる工程で結晶化を行った例を示す。

[0171]

本実施例では、半導体層のパターニング後にレーザー処理を行う例である。

[0172]

まず、実施例1と同様に基板1200上に、ゲルマニウムを含むシリコン膜(第1の非晶質半導体膜)1201とシリコン膜(第2の非晶質半導体膜)1202からなる積層構造を有する非晶質半導体膜を形成する。(図19(A))なお、図19(A)は図1(A)と同一であるのでここでは詳細な説明は省略する。

[0173]

次いで、公知のフォトリソグラフィ法によりパターニングを行い、ゲルマニウムを含むシリコン層 1 2 0 3 とシリコン層 1 2 0 4 からなる積層構造を有する非晶質半導体層を形成する。(図 1 9 (B))

[0174]

次いで、レーザー処理を行い結晶化させてゲルマニウムを含むシリコン層(第 1 の結晶質半導体層) 1 2 0 5 とシリコン層(第 2 の結晶質半導体層) 1 2 0 6 からなる積層構造を有する結晶質半導体層を形成する。なお、レーザー処理は実施の形態で示した方法を用いればよい。

[0175]

この時、パターニングされた結晶質半導体層の端部から結晶核が発生して横方向(ラテラル方向)に結晶成長する。

[0176]

こうして得られた積層構造を有する結晶質半導体層を用いたTFT等の素子は 優れた電気特性を有する。

[0177]

なお、本実施例は実施例1乃至5のいずれか一と自由に組み合わせることがで きる。

[0178]

[実施例7]

本実施例は、実施の形態に示した工程とは異なる工程で結晶化を行った例を示す。

[0179]

本実施例では、パターニングした絶縁層を利用してレーザー光強度を空間的に 変調させて適度な温度勾配を形成し、横方向(ラテラル方向)に結晶成長させる 例である。

[0180]

まず、基板1300上に絶縁膜を形成し、その絶縁膜をパターニングして絶縁層1301を形成する。(図20(A))なお、本実施例では1つの絶縁層を用いた例を示すが特に限定されず、複数の絶縁層を用いて適宜配置してもよい。

[0181]

この絶縁層1301としては、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜(SiOxNy)、有機樹脂膜(BCB(ベンゾシクロブテン)膜、アクリル膜、ポリイミド膜)、またはこれらの積層膜等を用いることができる。

[0182]

次いで、絶縁層1301を覆って、ゲルマニウムを含むシリコン膜(第1の非晶質半導体膜)1302とシリコン膜(第2の非晶質半導体膜)1303からなる積層構造を有する非晶質半導体膜を形成する。また、絶縁層1301を覆う絶縁膜を形成した後、非晶質半導体膜を形成してもよい。

[0183]

次いで、レーザー処理を行い結晶化させてゲルマニウムを含むシリコン層(第 1 の結晶質半導体膜) 1 3 0 4 とシリコン層(第 2 の結晶質半導体膜) 1 3 0 5 からなる積層構造を有する結晶質半導体膜を形成する。なお、レーザー処理は実施の形態で示した方法を用いればよい。

[0184]

この時、パターニングされた絶縁層によりレーザー光強度を空間的に変調させて、レーザー光が照射されている半導体膜中に適度な温度勾配を形成し、ラテラル方向に結晶成長する。

[0185]

こうして得られた積層構造を有する結晶質半導体膜をパターニングして形成された半導体層を用いたTFT等の素子は優れた電気特性を有する。

[0186]

また、本実施例では絶縁層を用いたが、絶縁層に代えて金属層を用い、その上 に絶縁膜を形成してから非晶質半導体膜を形成し、レーザー処理を行って結晶化 させてもよい。

[0187]

なお、本実施例は実施例1乃至6のいずれか一と自由に組み合わせることがで きる。

[0188]

[実施例8]

本実施例は、実施の形態に示した積層構造とは異なる積層構造で結晶化を行った例を示す。本実施例では3層構造とする。

[0189]

まず、基板1400上に第1の非晶質半導体膜1401、第2の非晶質半導体膜1402、第3の非晶質半導体膜1403を順次、積層形成する。(図21(A))

[0190]

第1の非晶質半導体膜1401は、プラズマCVD法や減圧CVD法やスパッタ法を用いて形成されるシリコンを主成分とする非晶質半導体膜(非晶質シリコン膜)を用いる。また、非晶質半導体中に含まれる窒素及び炭素の濃度は $5 \times 10^{18}/\mathrm{cm}^3$ 未満、酸素の濃度は $1 \times 10^{19}/\mathrm{cm}^3$ 未満とすることが好ましく、後に行われる非晶質半導体膜の結晶化の過程において、作製される結晶質半導体膜の電気的特性に悪影響が出ないようにする。

[0191]

第2の非晶質半導体膜 1402は、 Si_XGe_{1-X} (0<X<1)、好ましくは、シリコンを主成分としゲルマニウムを0. 1原子%~10原子%未満、好ましくは 1~5原子%の範囲で含有している非晶質半導体膜(ゲルマニウムを含む非晶質シリコン膜)を用いる。また、非晶質半導体中に含まれる窒素及び炭素の濃度は $5 \times 10^{18}/c$ m 3 未満、酸素の濃度は $1 \times 10^{19}/c$ m 3 未満とすることが好ましく、後に行われる非晶質半導体膜の結晶化の過程において、作製される結晶質半導体膜の電気的特性に悪影響が出ないようにする。

[0192]

第2の非晶質半導体膜1402の成膜方法は、特に限定されず、プラズマCVD法や減圧CVD法で形成してもよいし、ゲルマニウムを含むシリコンからなるターゲットを用いたスパッタ法で形成してもよいし、プラズマCVD法や減圧CVD法やスパッタ法で得られたシリコン膜にゲルマニウムをイオン注入して形成してもよい。

[0193]

第3の非晶質半導体膜 1403 は、シリコンを主成分とする非晶質半導体膜(非晶質シリコン膜)を用いる。また、第1の非晶質半導体膜と同様に、非晶質半導体中に含まれる窒素及び炭素の濃度は $5\times10^{18}/\mathrm{cm}^3$ 未満、酸素の濃度は $1\times10^{19}/\mathrm{cm}^3$ 未満とすることが好ましい。

[0194]

第3の非晶質半導体膜1403の成膜方法は、プラズマCVD法や減圧CVD 法やスパッタ法、あるいはその他適宜の方法を用いればよい。

[0195]

また、汚染を防ぐために大気に触れることなく、第1の非晶質半導体膜140 1と第2の非晶質半導体膜1402と第3の非晶質半導体膜1403とを連続的 に成膜することが好ましい。

[0196]

次いで、レーザー光の照射を行い結晶化させて第1の結晶質半導体膜1404 と第2の結晶質半導体膜1405と第3の結晶質半導体膜1406とを形成する 。(図21(B))なお、レーザー処理は実施の形態で示した方法を用いればよ い。

[0197]

次いで、公知のフォトリソグラフィ法によりパターニングを行い、シリコン層 1407と、ゲルマニウムを含むシリコン層 1408と、シリコン層 1409と からなる積層構造を有する結晶質半導体層を形成する。(図 21 (C))

[0198]

こうして得られた積層構造を有する結晶質半導体層を用いたTFT等の素子は

優れた電気特性を有する。

[0199]

なお、本実施例は実施例1乃至7のいずれかーと自由に組み合わせることがで きる。

[0200]

[実施例9]

本実施例は、実施の形態に示した積層構造とは異なる積層構造で結晶化を行った例を示す。本実施例では上層にゲルマニウムを含むシリコン膜を用いる。

[0201]

まず、基板1500上に第1の非晶質半導体膜1501と、第2の非晶質半導体膜1502とを積層形成する。(図22(A))

[0202]

第1の非晶質半導体膜1501は、プラズマCVD法や減圧CVD法やスパッタ法を用いて形成されるシリコンを主成分とする非晶質半導体膜(非晶質シリコン膜)を用いる。また、非晶質半導体中に含まれる窒素及び炭素の濃度は $5\times10^{18}/\mathrm{cm}^3$ 未満、酸素の濃度は $1\times10^{19}/\mathrm{cm}^3$ 未満とすることが好ましく、後に行われる非晶質半導体膜の結晶化の過程において、作製される結晶質半導体膜の電気的特性に悪影響が出ないようにする。

[0203]

第2の非晶質半導体膜1502は、 Si_XGe_{1-X} (0<X<1)、好ましくは、シリコンを主成分としゲルマニウムを0.1原子%~10原子%未満、好ましくは1~5原子%の範囲で含有している非晶質半導体膜(ゲルマニウムを含む非晶質シリコン膜)を用いる。また、非晶質半導体中に含まれる窒素及び炭素の濃度は $5\times10^{18}/cm^3$ 未満、酸素の濃度は $1\times10^{19}/cm^3$ 未満とすることが好ましく、後に行われる非晶質半導体膜の結晶化の過程において、作製される結晶質半導体膜の電気的特性に悪影響が出ないようにする。

[0204]

第2の非晶質半導体膜1502の成膜方法は、特に限定されず、プラズマCV D法や減圧CVD法で形成してもよいし、ゲルマニウムを含むシリコンからなる ターゲットを用いたスパッタ法で形成してもよいし、プラズマCVD法や減圧C VD法やスパッタ法で得られたシリコン膜にゲルマニウムをイオン注入して形成 してもよい。

[0205]

また、汚染を防ぐために大気に触れることなく、第1の非晶質半導体膜150 1と第2の非晶質半導体膜1502とを連続的に成膜することが好ましい。

[0206]

次いで、レーザー光の照射を行い結晶化させて第1の結晶質半導体膜1503 と第2の結晶質半導体膜1504とを形成する。(図22(B))なお、レーザー 一処理は実施の形態で示した方法を用いればよい。

[0207]

次いで、公知のフォトリソグラフィ法によりパターニングを行い、シリコン層 1505と、ゲルマニウムを含むシリコン層 1506とからなる積層構造を有する結晶質半導体層を形成する。(図22(C))

[0208]

こうして得られた積層構造を有する結晶質半導体層を用いたTFT等の素子は 優れた電気特性を有する。

[0209]

なお、本実施例は実施例1乃至7のいずれか一と自由に組み合わせることができる。

[0210]

[実施例10]

本実施例は、実施の形態に示した積層構造とは異なる積層構造で結晶化を行っ た例を示す。本実施例では3層構造とする。

[0211]

まず、基板1600上に第1の非晶質半導体膜1601、第2の非晶質半導体膜1402、第3の非晶質半導体膜1603を順次、積層形成する。(図23(A))

[0212]

第1の非晶質半導体膜1601は、 Si_XGe_{1-X} (0<X<1)、好ましくは、シリコンを主成分としゲルマニウムを0.1原子%~10原子%未満、好ましくは1~5原子%の範囲で含有している非晶質半導体膜(ゲルマニウムを含む非晶質シリコン膜)を用いる。また、非晶質半導体中に含まれる窒素及び炭素の濃度は $5 \times 10^{18}/c$ m 3 未満、酸素の濃度は $1 \times 10^{19}/c$ m 3 未満とすることが好ましく、後に行われる非晶質半導体膜の結晶化の過程において、作製される結晶質半導体膜の電気的特性に悪影響が出ないようにする。

[0213]

第1の非晶質半導体膜1601の成膜方法は、特に限定されず、プラズマCVD法や減圧CVD法で形成してもよいし、ゲルマニウムを含むシリコンからなるターゲットを用いたスパッタ法で形成してもよいし、プラズマCVD法や減圧CVD法やスパッタ法で得られたシリコン膜にゲルマニウムをイオン注入して形成してもよい。

[0214]

第2の非晶質半導体膜1602は、プラズマCVD法や減圧CVD法やスパッタ法を用いて形成されるシリコンを主成分とする非晶質半導体膜(非晶質シリコン膜)を用いる。また、非晶質半導体中に含まれる窒素及び炭素の濃度は $5\times10^{18}/\mathrm{cm}^3$ 未満、酸素の濃度は $1\times10^{19}/\mathrm{cm}^3$ 未満とすることが好ましく、後に行われる非晶質半導体膜の結晶化の過程において、作製される結晶質半導体膜の電気的特性に悪影響が出ないようにする。

[0215]

第3の非晶質半導体膜1603は、第1の非晶質半導体膜と同様の非晶質半導体膜(ゲルマニウムを含む非晶質シリコン膜)を用いる。また、第1の非晶質半導体膜と同様に、非晶質半導体中に含まれる窒素及び炭素の濃度は $5\times10^{18}/$ c m 3 未満、酸素の濃度は $1\times10^{19}/$ c m 3 未満とすることが好ましい。

[0216]

第3の非晶質半導体膜1403の成膜方法は、第1の非晶質半導体膜と同じ形成方法を用いればよい。

[0217]

また、汚染を防ぐために大気に触れることなく、第1の非晶質半導体膜160 1と第2の非晶質半導体膜1602と第3の非晶質半導体膜1603とを連続的 に成膜することが好ましい。

[0218]

次いで、レーザー光の照射を行い結晶化させて第1の結晶質半導体膜1604 と第2の結晶質半導体膜1605と第3の結晶質半導体膜1606とを形成する 。(図23(B))なお、レーザー処理は実施の形態で示した方法を用いればよい。

[0219]

次いで、公知のフォトリソグラフィ法によりパターニングを行い、ゲルマニウムを含むシリコン層 1607と、シリコン層 1608と、ゲルマニウムを含むシリコン層 1609とからなる積層構造を有する結晶質半導体層を形成する。(図 23(C))

[0220]

こうして得られた積層構造を有する結晶質半導体層を用いたTFT等の素子は 優れた電気特性を有する。

[0221]

なお、本実施例は実施例1乃至7のいずれか一と自由に組み合わせることができる。

[0222]

[実施例11]

本実施例は、図24を用いて、実施例1とは異なる方法でアクティブマトリクス基板を形成した例を示す。

[0223]

まず、実施の形態及び実施例1に従って、基板300上に下地絶縁膜308a、308bを形成し、さらにその上に各TFT301~304の活性層及び保持容量305の半導体層を形成する。

[0224]

次いで、ゲート絶縁膜、第1の導電膜(TaN)、及び第2の導電膜(W)を

積層形成する。ここでは、第1の導電膜としてTaN、第2の導電膜としてWを用いる例を示すが、特に限定されないことはいうまでもない。

[0225]

次いで、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、電極及び配線を形成するための第1のエッチング処理を行う。本実施例ではI C P エッチング法を用い、エッチング用ガスにC F $_4$ と C 1 $_2$ とを用い、1 Paの圧力でコイル型の電極に5 0 0 Wの R F (13.56MHz) 電力を投入してプラズマを生成してエッチングを行った。

[0226]

上記第1のエッチング処理により、基板側に印加するバイアス電圧の効果により第1の導電層及び第2の導電層の端部がテーパー形状となる。このテーパー部の角度は15~45°となる。こうして第1の導電膜及び第2の導電膜をエッチングして、第1の形状の導電層(第1の導電層と第2の導電層)を形成する。この第1のエッチングの際、第1の形状の導電層で覆われない領域のゲート絶縁膜は20~50m程度エッチングされる。

[0227]

次いで、上記レジストからなるマスクを除去せずに第2のエッチング処理を行う。エッチング用ガスに $\mathrm{CF_4}$ と $\mathrm{Cl_2}$ と $\mathrm{O_2}$ とを用い、1 Paの圧力でコイル型の電極に 5 O O Wの R F(13.56MHz)電力を投入してプラズマを生成してエッチングを行った。

[0228]

上記第2のエッチング処理によりW膜を異方性エッチングし、かつ、第1の導電層であるTaN膜がW膜より遅いエッチング速度でわずかにエッチングされ、第2の形状の導電層(第1の導電層と第2の導電層)を形成する。なお、この第2のエッチングの際においても、第2の形状の導電層で覆われない領域のゲート絶縁膜は、さらにエッチングされて薄くなる。

[0229]

次いで、第1のドーピング処理を行う。ここでは、高い加速電圧の条件にして n型を付与する不純物元素(リンまたは砒素)をドーピングし、自己整合的に不 純物領域(A)を形成する。ドーピングは、第2の導電層を不純物元素に対するマスクとして用い、第1の導電層のテーパー部下方における半導体層にも不純物元素が添加されるようにドーピングする。

[0230]

次いで、レジストからなるマスクを除去した後、第2の形状の導電層をマスク として用い、ゲート絶縁膜を選択的に除去して絶縁層を形成する。

[0231]

次いで、フォトリソグラフィ法を用いてレジストからなるマスクを形成した後、第2のドーピング処理を行う。この場合、第1のドーピング処理よりもドーズ量を上げ、低い加速電圧の条件としてn型を付与する不純物元素を半導体層にドーピングして不純物領域(B)を形成する。こうして、nチャネル型TFTのソース領域またはドレイン領域となる不純物領域(B)309、310、311を形成することができた。また、画素部において、第2の形状の導電層(ゲート電極)313と重なる不純物領域(A)312aと不純物領域(B)311との間には、第2の形状の導電層(ゲート電極)と重ならない領域312bが形成される。この領域312bはLDD領域として機能する。

[0232]

[0233]

次いで、レジストからなるマスクを除去し、全面を覆う第1の層間絶縁膜32

4を形成する。

[0234]

次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を 行う。

[0235]

以上までの工程でそれぞれの半導体層に不純物領域が形成される。半導体層と 重なる第2の形状の導電層313~316がゲート電極として機能する。また、 317はソース配線、318は保持容量を形成する電極として機能する。

[0236]

さらに、3%の水素を含む窒素雰囲気中で、300~550℃で1~12時間の熱処理を行い、半導体層を水素化する工程を行う。

[0237]

次いで、第1の層間絶縁膜324上に有機樹脂材料から成る第2の層間絶縁膜325を形成する。次いで、ソース配線317に達するコンタクトホールと不純物領域(B)309~311、及び各不純物領域(C)319、322に達するコンタクトホールを形成するためのパターニングを行う。

[0238]

そして、駆動回路において、不純物領域(B) $309\sim311$ または不純物領域(C) 319、 322とそれぞれ電気的に接続する配線 $326\sim331$ を形成する。

[0239]

また、画素部においては、画素電極332、ゲート配線333、接続電極334を形成する。この接続電極334によりソース配線317は、画素TFTと電気的な接続が形成される。また、ゲート配線333は、ゲート電極(第2の形状の導電層313)と電気的な接続が形成される。また、画素電極332は、画素TFTのドレイン領域と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層と電気的な接続が形成される。

[0240]

以上の様にして、nチャネル型TFT301、pチャネル型TFT302、n

チャネル型TFT303を有する駆動回路306と、画素TFT304、保持容量305とを有する画素部307を同一基板上に形成することができる。

[0241]

駆動回路のnチャネル型TFT301の半導体層はチャネル形成領域337、ゲート電極を形成する第2の形状の導電層314と重なる不純物領域(A)335(GOLD領域)とソース領域またはドレイン領域として機能する不純物領域(B)309を有している。また、pチャネル型TFT302の半導体層はチャネル形成領域338、ゲート電極を形成する第2の形状の導電層315と重なる不純物領域(C)321、ソース領域またはドレイン領域として機能する不純物領域(C)319、320を有している。また、nチャネル型TFTの半導体層はチャネル形成領域339、ゲート電極を形成する第2の形状の導電層316と重なる不純物領域(A)336(GOLD領域)、ソース領域またはドレイン領域として機能する不純物領域(B)310を有している。

[0242]

画素部の画素TFTの半導体層はチャネル形成領域340、ゲート電極を形成する第2の形状の導電層313と重なる不純物領域(A)312a(GOLD領域)、ゲート電極の外側に形成される不純物領域312b(LDD領域)とソース領域またはドレイン領域として機能する不純物領域(B)311を有している。また、保持容量の一方の電極として機能する半導体層322、323には不純物領域(C)と同じ濃度で、それぞれp型を付与する不純物元素が添加されている。保持容量は、絶縁層341(ゲート絶縁膜と同一膜)を誘電体として、電極318と、半導体層322、323とで形成している。

[0243]

以降の工程は実施例1に従えばよいのでここでは省略する。

[0244]

[実施例12]

本実施例は、実施の形態に示したレーザー処理とは異なる方法で結晶化を行っ た例を示す。

[0245]

本実施例では、薄い金属板をレーザーの光路上に設け、レーザー光強度を空間 的に変調させて、レーザー光が照射されている半導体膜中に適度な温度勾配を形 成し、ラテラル方向に結晶成長させる。

[0246]

図25は、本実施例のレーザー処理を模式的に示した図である。

[0247]

図25中、1700は基板、1701は第1の非晶質半導体膜(ゲルマニウム 含む非晶質シリコン膜)、1702は第2の非晶質半導体膜(非晶質シリコン膜)である。

[0248]

レーザー光は第1の非晶質半導体膜及び第2の非晶質半導体膜に照射されるが、レーザー光の光路の一部に配置された薄い金属板1704によって回折を生じさせてエネルギー強度に変化を与える。即ち、レーザー光強度を空間的に変調させて、レーザー光が照射されている半導体膜中に適度な温度勾配を形成する。こすることによって、ラテラル方向に結晶成長して良好な結晶質半導体膜を形成することができる。

[0249]

本実施例ではレーザー光強度を空間的に変調させる手段として、薄い金属板を 用いたが、特に限定されず、レンズや光学フィルター等を用いてレーザー光強度 を空間的に変調させてもよい。

[0250]

なお、本実施例は実施例1乃至11のいずれか一と自由に組み合わせることが できる。

[0251]

[実施例13]

本願発明を実施して形成された駆動回路や画素部は様々な電気光学装置(アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ELディスプレイ、アクティブマトリクス型ECディスプレイ)に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる

[0252]

その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター(リア型またはフロント型)、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図26、図27及び図28に示す。

[0253]

図26(A)はパーソナルコンピュータであり、本体2001、画像入力部2002、表示部2003、キーボード2004等を含む。本発明を画像入力部2002、表示部2003やその他の駆動回路に適用することができる。

[0254]

図26(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106等を含む。本発明を表示部2102やその他の駆動回路に適用することができる。

[0255]

図26(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示部2205等を含む。本発明は表示部2205やその他の駆動回路に適用できる。

[0256]

図26(D)はゴーグル型ディスプレイであり、本体2301、表示部2302、アーム部2303等を含む。本発明は表示部2302やその他の駆動回路に適用することができる。

[0257]

図26(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404、操作スイッチ2405等を含む。なお、このプレーヤーは記録媒体としてDVD(Digtial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本

発明は表示部2402やその他の駆動回路に適用することができる。

[0258]

図26(F)はデジタルカメラであり、本体2501、表示部2502、接眼部2503、操作スイッチ2504、受像部(図示しない)等を含む。本願発明を表示部2502やその他の駆動回路に適用することができる。

[0259]

図27(A)はフロント型プロジェクターであり、投射装置2601、スクリーン2602等を含む。本発明は投射装置2601の一部を構成する液晶表示装置2808やその他の駆動回路に適用することができる。

[0260]

図27(B)はリア型プロジェクターであり、本体2701、投射装置2702、ミラー2703、スクリーン2704等を含む。本発明は投射装置2702の一部を構成する液晶表示装置2808やその他の駆動回路に適用することができる。

[0261]

なお、図27(C)は、図27(A)及び図27(B)中における投射装置2601、2702の構造の一例を示した図である。投射装置2601、2702は、光源光学系2801、ミラー2802、2804~2806、ダイクロイックミラー2803、プリズム2807、液晶表示装置2808、位相差板2809、投射光学系2810は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図27(C)中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。

[0262]

また、図27(D)は、図27(C)中における光源光学系2801の構造の一例を示した図である。本実施例では、光源光学系2801は、リフレクター2811、光源2812、レンズアレイ2813、2814、偏光変換素子2815、集光レンズ2816で構成される。なお、図27(D)に示した光源光学系

は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。

[0263]

ただし、図27に示したプロジェクターにおいては、透過型の電気光学装置を 用いた場合を示しており、反射型の電気光学装置及びEL表示装置での適用例は 図示していない。

[0264]

図28(A)は携帯電話であり、本体2901、音声出力部2902、音声入力部2903、表示部2904、操作スイッチ2905、アンテナ2906等を含む。本願発明を音声出力部2902、音声入力部2903、表示部2904やその他の駆動回路に適用することができる。

[0265]

図28(B)は携帯書籍(電子書籍)であり、本体3001、表示部3002、3003、記憶媒体3004、操作スイッチ3005、アンテナ3006等を含む。本発明は表示部3002、3003やその他の駆動回路に適用することができる。

[0266]

図28(C)はディスプレイであり、本体3101、支持台3102、表示部3103等を含む。本発明は表示部3103に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角10インチ以上(特に30インチ以上)のディスプレイには有利である。

[0267]

以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例1~12のどのような組み合わせからなる構成を用いても実現することができる。

[0268]

【発明の効果】

本発明により、シリコンを主成分とし、ゲルマニウム含有量が0.1原子%以

上10原子%以下である第1の非晶質半導体膜とシリコンを主成分とする第2の 非晶質半導体膜とを積層してレーザー処理により結晶化すると、良好な結晶質半 導体膜を得ることが可能となり、そのような結晶質半導体膜を用いて薄膜トラン ジスタのチャネル形成領域を形成することができる。

[0269]

このような結晶質半導体膜を用いたTFTは、アクティブマトリクス型の液晶表示装置やEL表示装置を作製するためのTFTとして用いることができる。また、本発明のTFTは、従来の半導体基板にて作製されるLSIに代わる薄膜集積回路を実現するTFTとして用いることができる。

【図面の簡単な説明】

- 【図1】 本発明の結晶化方法を示す図。
- 【図2】 AM-LCDの作製工程を示す図。
- 【図3】 AM-LCDの作製工程を示す図。
- 【図4】 AM-LCDの作製工程を示す図。
- 【図5】 アクティブマトリクス型液晶表示装置の断面構造図を示す図。
- 【図6】 AM-LCDの作製工程を示す図。
- 【図7】 AM-LCDの作製工程を示す図。
- 【図8】 画素上面図及び断面図を示す図。
- 【図9】 AM-LCDの外観を示す上面図。
- 【図10】 液晶表示装置のブロック図を示す図。
- 【図11】 液晶表示装置のブロック図を示す図。
- 【図12】 EL表示装置の断面図を示す図。
- 【図13】 アクティブマトリクス型EL表示装置の構成を示す上面図及び断面図。
- 【図14】 EL表示装置の画素上面図を示す図。
- 【図15】 EL表示装置のブロック図を示す図。
- 【図16】 EL表示装置の断面図を示す図。
- 【図17】 製造装置の一例を示す図。
- 【図18】 製造装置の一例を示す図。

特2000-193523


- 【図19】 本発明の結晶化方法を示す図。
- 【図20】 本発明の結晶化方法を示す図。
- 【図21】 本発明の結晶化方法を示す図。
- 【図22】 本発明の結晶化方法を示す図。
- 【図23】 本発明の結晶化方法を示す図。
- 【図24】 アクティブマトリクス基板の断面構造図を示す図。
- 【図25】 本発明の結晶化方法を示す図。
- 【図26】 電子機器の一例を示す図。
- 【図27】 電子機器の一例を示す図。
- 【図28】 電子機器の一例を示す図。

【書類名】


図面

【図1】


(A) 第1の非晶質半導体膜11、および第2の非晶質半導体膜12の形成



(B) レーザー光の照射による第1の結晶質半導体膜13、および 第2の結晶質半導体膜14の形成




(C) 半導体層の形成







【図2】




【図3】




【図4】




【図5】




[図6]





【図7】




【図8】









【図9】




【図10】




【図11】




【図12】





【図13】






【図14】







【図15】




【図16】



【図17】




【図18】




【図19】


(A) 第1の非晶質半導体膜1201、および第2の非晶質半導体膜1202の形成



(B) 半導体層のパターニング形成




(C) レーザー光の照射による第1の結晶質半導体層1205、および 第2の結晶質半導体層1206の形成




【図20】


(A) 絶縁層1301の形成



(A) 第1の非晶質半導体膜1302、および第2の非晶質半導体膜1303の形成




(B) レーザー光の照射による第1の結晶質半導体膜1304、および 第2の結晶質半導体膜1305の形成




【図21】


(A) 第1の非晶質半導体膜1401、第2の非晶質半導体膜1402、および 第3の非晶質半導体膜1403の形成



(B) レーザー光の照射による第1の結晶質半導体膜1404、および 第2の結晶質半導体膜1405、および第3の結晶質半導体膜1406の形成




(C) 半導体層の形成




【図22】


(A) 第1の非晶質半導体膜1501、および第2の非晶質半導体膜1502の形成



(B) レーザー光の照射による第1の結晶質半導体膜1503、および 第2の結晶質半導体膜1504の形成




(C) 半導体層の形成




【図23】


(A) 第1の非晶質半導体膜1601、第2の非晶質半導体膜1602、および 第3の非晶質半導体膜1603の形成




(B) レーザー光の照射による第1の結晶質半導体膜1604、および 第2の結晶質半導体膜1605、および第3の結晶質半導体膜1606の形成




(C)半導体層の形成




【図24】




【図25】




【図26】




【図27】






(C) 投射装置 (三板式)



【図28】



【書類名】 要約書

【要約】

【課題】 従来の方法で作製される結晶質シリコン膜は、その結晶方位面がラン ダムに存在し、特定の結晶方位に対する配向率が低かった。

【解決手段】シリコンを主成分とし、ゲルマニウムを0.1~10原子%含有する半導体材料を第1層目、非晶質シリコン膜を第2層目に用い、レーザー光を照射して非晶質半導体膜の結晶化を行うことで、良好な半導体膜が得られ、その半導体膜を利用してTFTを作製する。

【選択図】 図1

出願人履歴情報

識別番号

[000153878]

1. 変更年月日 1990年 8月17日

[変更理由] 新規登録

住 所 神奈川県厚木市長谷398番地

氏 名 株式会社半導体エネルギー研究所